MD
Marc Duranton
CEA
Senior Fellow, Digital Systems & Integrated Circuits Division
Description
Dr. Marc Duranton est « Senior Fellow » au CEA et membre de la Division Systèmes et Circuits Intégrés Numériques du CEA, où il est impliqué dans plusieurs réalisations (accélérateurs matériels et outils logiciels) pour l'intelligence artificielle, pour les systèmes cyber-physiques et pour les systèmes distribués de l'IoT au Cloud. Auparavant, il a passé plus de 23 ans chez Philips ou il a dirigé le développement de la famille de puces L-Neuro, des processeurs numériques basés sur des réseaux de neurones artificiels. Il a aussi travaillé sur plusieurs coprocesseurs vidéo pour le processeur VLIW TriMedia et pour diverses plateformes Nexperia. Chez NXP Semiconductors, il était responsable du projet Ne-XVP qui visait la conception du matériel et du logiciel d'un processeur multicœur pour des applications en temps réel et pour le traitement vidéo grand public. Il s’intéresse notamment à l’apprentissage profond (« deep learning »), aux systèmes d'intelligence artificielle distribués et intégrés, aux nouveaux paradigmes de calcul, aux interactions entre l’humains et l’IA, aux architectures parallèles pour le traitement en temps réel et à haute performance, et aux modèles de calcul et de communication avec garanties temporelles. Il est en charge de la feuille de route de HiPEAC (High Performance and Embedded Architecture and Compilation), disponible sur https://www.hipeac.net/vision/ et où il a principalement contribué aux parties relatives à l'intelligence artificielle. Il est également impliqué dans l'agenda stratégique de recherche et d'innovation des composants et systèmes électroniques (Strategic Research and Innovation Agenda of the Electronics Components and Systems - ECS SRIA) et dans l'agenda stratégique de recherche de la plateforme technologique européenne pour le calcul à haute performance (Strategic Research Agenda of the European Technology Platform for High Performance Computing - ETP4HPC SRA).
Chargement